Circuitos Digitais

Blocos combinacionais complexos

VHDL – Comportamental e Estrutural

Notação Escalar e Vetorial

Circuitos Digitais I

Multiplexador



Circuitos Digitais I

Multiplexador



Circuitos Digitais I

Blocos combinacionais complexos

Multiplexador

Utiliza um valor binário ou endereço para selecionar um número de entradas e disponibilizar o dado da entrada na saída



Circuitos Digitais I

Blocos combinacionais complexos

Projetar um Multiplexador

- Descrever o comportamento por meio de uma tabela verdade

selecao	d0	d1	saida
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Circuitos Digitais I

Blocos combinacionais complexos

Projetar um Multiplexador

- Simplificar utilizando mapa de Karnaugh

selecao	d0	d1	saida
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

selecao \ d0 d1	00	01	11	10
0	0	0	1	1
1	0	1	1	0

$$saida = (\overline{selecao} \,.\, d0) + (selecao \,.\, d1)$$

Circuitos Digitais I

Blocos combinacionais complexos

Projetar um Multiplexador

•Desenhar o circuito com os blocos lógicos



Circuitos Digitais I

Blocos combinacionais complexos

Projetar um Multiplexador

- Tabela verdade simplificada

selecao	d0	d1	saida
0	0	x	0
0	1	x	1
1	x	0	0
1	x	1	1

x = condicao irrelevante

Blocos combinacionais complexos

Notações

- Escalar: entidade de representação para um sinal simples
- Vetorial: entidade que representa um conjunto de sinais similares que podem ser agrupados

Circuitos Digitais I

Blocos combinacionais complexos

Notações

• Escalar: entidade de representação para um sinal simples



Circuitos Digitais I

Blocos combinacionais complexos

Notações

•Vetorial: entidade que representa um conjunto de sinais similares que podem ser agrupados



Circuitos Digitais I

Blocos combinacionais complexos

Notações: Vetorial

```
COMPONENT bcd_7segment
PORT(
dado : IN std_logic_vector(3 downto 0);
display : OUT std_logic_vector(6 downto 0)
);
END COMPONENT;
```



Circuitos Digitais I

Blocos combinacionais complexos

Notações: Vetorial MUX 4x 1



Circuitos Digitais I

Blocos combinacionais complexos

Notações: Vetorial MUX 4x 1




```
entity mux_4to1_top is
    Port ( SEL : in  STD_LOGIC_VECTOR (1 downto 0);
           A   : in  STD_LOGIC_VECTOR (3 downto 0);
           X   : out STD_LOGIC);
end mux_4to1_top;
```

Circuitos Digitais I

Blocos combinacionais complexos

Notações: Vetorial MUX 4x 1




```
entity mux_4to1_top is
    Port ( SEL : in  STD_LOGIC_VECTOR (1 downto 0);
           A   : in  STD_LOGIC_VECTOR (3 downto 0);
           X   : out STD_LOGIC);
end mux_4to1_top;
```

Circuitos Digitais I

Blocos combinacionais complexos

Notações: Vetorial MUX 4x 1




```
entity mux_4to1_top is
    Port ( SEL : in  STD_LOGIC_VECTOR (1 downto 0);
           A   : in  STD_LOGIC_VECTOR (3 downto 0);
           X   : out STD_LOGIC);
end mux_4to1_top;
```

Circuitos Digitais I

Blocos combinacionais complexos

Notações: Vetorial MUX 4x 1

```
entity mux_4to1_top is
    Port ( SEL : in  STD_LOGIC_VECTOR (1 downto 0);
           A   : in  STD_LOGIC_VECTOR (3 downto 0);
           X   : out STD_LOGIC);
end mux_4to1_top;

architecture Behavioral of mux_4to1_top is
begin
with SEL select
    X <= A(0) when "00",
         A(1) when "01",
         A(2) when "10",
         A(3) when "11",
         '0'  when others;
end Behavioral;
```

Circuitos Digitais I

Blocos combinacionais complexos

Comparadores de Magnitude

Circuito combinacional que compara dois números binários indicando se um número é igual, maior ou menor que o outro

Circuitos Digitais I

Blocos combinacionais complexos

Comparadores de Magnitude

Detector de Igualdade

se a = b então M = 1

se a $\neq$ b então M = 0

Circuitos Digitais I

Blocos combinacionais complexos

Comparadores de Magnitude

Detector de Igualdade

Projetar um detector de igualdade que compare dois numeros de 4 bits e na saída apresente 1 caso sejam iguais e 0 se diferentes.

VHDL – Comportamental e Estrutural

- Comportamental: Descrições em que se explicita a relação para entradas e saídas. Ex:

$$f(a,b,c) = \overline{A} \,.\, \overline{B} + C$$

- Estrutural: Projeta-se com base em blocos funcionais. Ex:



VHDL – Comportamental e Estrutural

- Comportamental:

$f(a,b) = A \cdot B$

```
LIBRARY ieee ;
USE ieee.std_logic_1164.all ;
USE ieee.std_logic_unsigned.all;

ENTITY projeto_02_and IS
PORT (
        a, b: IN  STD_LOGIC;
        s: OUT STD_LOGIC
       );

END projeto_02_and ;

ARCHITECTURE funcao_logica OF projeto_02_and  IS

BEGIN
s<= a and b;
END funcao_logica;
```

VHDL – Comportamental e Estrutural

- Estrutural

  Conexão de blocos lógicos primitivos ou complexos.





VHDL – Comportamental e Estrutural

- Estrutural - Conexão de blocos lógicos primitivos ou complexos.

Biblioteca



Declaração componentes

```
component and2e
    port(
        e1, e2: IN  STD_LOGIC;
        s1: OUT STD_LOGIC
    );
end component;
```

VHDL – Comportamental e Estrutural

- Estrutural - Conexão de blocos lógicos primitivos ou complexos.

Declaração componentes

Biblioteca




```
component or2e
    port(
        e1, e2: IN  STD_LOGIC;
        s2: OUT STD_LOGIC
    );
end component;
```

VHDL – Comportamental e Estrutural

- Estrutural

  Conexão de blocos lógicos primitivos ou complexos.



VHDL

Signal : funcionalidade para passar valores de entrada e saída no circuito. Representa as interconexões do circuito

```
signal s1, s2: STD_LOGIC;
```



VHDL

Signal : funcionalidade para passar valores de entrada e saída no circuito. Representa as interconexões do circuito




```
ENTITY projeto_signal IS
PORT (
        a, b, c, d: IN  STD_LOGIC;
        s: OUT STD_LOGIC
      );
END projeto_signal;
```

```
ARCHITECTURE funcao_logica OF projeto_signal  IS
signal X, Y: std_logic;
```

```
BEGIN
X <= a and b;
Y <= c and d;
s <= X or Y;
END funcao_logica;
```

Circuitos Digitais I

VHDL port map para instanciar componentes

```
begin

bloco1: or2e port map (a, b, s1);
bloco2: or2e port map (c, d, s2);
bloco3: and2e port map (s1,s2,s);

end estrutura;
```



Circuitos Digitais I

VHDL

port map é o processo de mapear entradas e saídas de componentes a partir do módulo principal

```
ENTITY exemplo_estrutural IS
PORT (
        a, b, c, d: IN  STD_LOGIC;
        s: OUT STD_LOGIC
      );
end exemplo_estrutural;
```

Circuitos Digitais I

VHDL

port map é o processo de mapear entradas e saídas de componentes a partir do módulo principal



```
component and2e
    port(
        e1, e2: IN  STD_LOGIC;
        s1: OUT STD_LOGIC
    );
end component;

component or2e
    port(
        e1, e2: IN  STD_LOGIC;
        s2: OUT STD_LOGIC
    );
end component;
```

Circuitos Digitais I

VHDL

port map é o processo de mapear entradas e saídas de componentes a partir do módulo principal




```
signal s1, s2: STD_LOGIC;
```

Circuitos Digitais I

VHDL

port map é o processo de mapear entradas e saídas de componentes a partir do módulo principal




```
bloco1: or2e port map (a, b, s1);
bloco2: or2e port map (c, d, s2);
bloco3: and2e port map (s1,s2,s);
```

Circuitos Digitais I

VHDL

Próximos passos

Implementação BCD 7seg com vetores

utilização de componentes